MPC5566 Reference Manual, Rev. 2
xx Freescale Semiconductor
8.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
8.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
8.2 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
8.2.1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2.1.1 Software Watchdog Timer Control, Service, and Interrupt Registers
(ECSM_SWTCR, ECSM_SWTSR, and ECSM_SWTIR) . . . . . . . . . . . . . . . . 8-3
8.2.1.2 ECC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2.1.3 ECC Configuration Register (ECSM_ECR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4
8.2.1.4 ECC Status Register (ECSM_ESR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4
8.2.1.5 ECC Error Generation Register (ECSM_EEGR) . . . . . . . . . . . . . . . . . . . . . . . 8-5
8.2.1.6 Flash ECC Address Register (ECSM_FEAR) . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.2.1.7 Flash ECC Master Number Register (ECSM_FEMR) . . . . . . . . . . . . . . . . . . . 8-8
8.2.1.8 Flash ECC Attributes Register (ECSM_FEAT) . . . . . . . . . . . . . . . . . . . . . . . . 8-8
8.2.1.9 Flash ECC Data High Register (ECSM_FEDRH) . . . . . . . . . . . . . . . . . . . . . . 8-9
8.2.1.10 Flash ECC Data Low Registers (ECSM_FEDRL) . . . . . . . . . . . . . . . . . . . . 8-10
8.2.1.11 RAM ECC Address Register (ECSM_REAR) . . . . . . . . . . . . . . . . . . . . . . . 8-11
8.2.1.12 RAM ECC Master Number Register (ECSM_REMR) . . . . . . . . . . . . . . . . . 8-12
8.2.1.13 RAM ECC Attributes Register (ECSM_REAT) . . . . . . . . . . . . . . . . . . . . . . 8-12
8.2.1.14 RAM ECC Data High Register (ECSM_REDRH) . . . . . . . . . . . . . . . . . . . . 8-13
8.2.1.15 RAM ECC Data Low Registers (ECSM_REDRL) . . . . . . . . . . . . . . . . . . . . 8-14
8.3 Initialization and Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
Chapter 9
Enhanced Direct Memory Access (eDMA)
9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
9.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
9.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.1.2.1 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.1.2.2 Debug Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.2 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.2.1 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.2.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
9.2.2.1 eDMA Control Register (EDMA_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
9.2.2.2 eDMA Error Status Register (EDMA_ESR) . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
9.2.2.3 eDMA Enable Request Registers (EDMA_ERQRH, EDMA_ERQRL) . . . . . 9-12
9.2.2.4 eDMA Enable Error Interrupt Registers (EDMA_EEIRH, EDMA_EEIRL) . 9-14
9.2.2.5 eDMA Set Enable Request Register (EDMA_SERQR) . . . . . . . . . . . . . . . . . 9-15
9.2.2.6 eDMA Clear Enable Request Register (EDMA_CERQR) . . . . . . . . . . . . . . . 9-15
9.2.2.7 eDMA Set Enable Error Interrupt Register (EDMA_SEEIR) . . . . . . . . . . . . . 9-16
9.2.2.8 eDMA Clear Enable Error Interrupt Register (EDMA_CEEIR) . . . . . . . . . . . 9-16
9.2.2.9 eDMA Clear Interrupt Request Register (EDMA_CIRQR) . . . . . . . . . . . . . . 9-17
9.2.2.10 eDMA Clear Error Register (EDMA_CER) . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
9.2.2.11 eDMA Set START Bit Register (EDMA_SSBR) . . . . . . . . . . . . . . . . . . . . . 9-18
9.2.2.12 eDMA Clear DONE Status Bit Register (EDMA_CDSBR) . . . . . . . . . . . . . 9-18
9.2.2.13 eDMA Interrupt Request Registers (EDMA_IRQRH, EDMA_IRQRL) . . . 9-19
To Next Page
Loading...
