NXP Semiconductors MPC5566 - Page 32

MPC5566 Reference Manual, Rev. 2
Freescale Semiconductor xxi
9.2.2.14 eDMA Error Registers (EDMA_ERH, EDMA_ERL) . . . . . . . . . . . . . . . . . 9-20
9.2.2.15 DMA Hardware Request Status (EDMA_HRSH, EDMA_HRSL) . . . . . . . . 9-22
9.2.2.16 eDMA Channel n Priority Registers (EDMA_CPRn) . . . . . . . . . . . . . . . . . . 9-23
9.2.2.17 Transfer Control Descriptor (TCD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-24
9.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32
9.3.1 eDMA Microarchitecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32
9.3.2 eDMA Basic Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-33
9.3.3 eDMA Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-36
9.4 Initialization and Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-39
9.4.1 eDMA Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-39
9.4.2 DMA Programming Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-41
9.4.3 DMA Request Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-42
9.4.4 DMA Arbitration Mode Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-45
9.4.4.1 Fixed-Group Arbitration and Fixed-Channel Arbitration . . . . . . . . . . . . . . . . 9-45
9.4.4.2 Round-Robin Group Arbitration, Fixed-Channel Arbitration . . . . . . . . . . . . . 9-45
9.4.4.3 Round-Robin Group Arbitration, Round-Robin Channel Arbitration . . . . . . . 9-45
9.4.4.4 Fixed-Group Arbitration, Round-Robin Channel Arbitration . . . . . . . . . . . . . 9-46
9.4.5 DMA Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46
9.4.5.1 Single Request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46
9.4.5.2 Multiple Requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-47
9.4.5.3 Modulo Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-49
9.4.6 TCD Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-49
9.4.6.1 Minor Loop Complete . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-49
9.4.6.2 Active Channel TCD Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-50
9.4.6.3 Preemption Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-50
9.4.7 Channel Linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-50
9.4.8 Dynamic Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-52
9.4.8.1 Dynamic Channel Linking and Dynamic Scatter/Gather . . . . . . . . . . . . . . . . 9-52
Chapter 10
Interrupt Controller (INTC)
10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.1.1 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.1.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.1.4.1 Software Vector Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.1.4.2 Hardware Vector Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-9
10.3.1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-10
10.3.1.1 INTC Module Configuration Register (INTC_MCR) . . . . . . . . . . . . . . . . . 10-10
10.3.1.2 INTC Current Priority Register (INTC_CPR) . . . . . . . . . . . . . . . . . . . . . . . 10-11
10.3.1.3 INTC Interrupt Acknowledge Register (INTC_IACKR) . . . . . . . . . . . . . . 10-11
10.3.1.4 INTC End-of-Interrupt Register (INTC_EOIR) . . . . . . . . . . . . . . . . . . . . . 10-13