NXP Semiconductors MPC5566 - Page 34

MPC5566 Reference Manual, Rev. 2
Freescale Semiconductor xxiii
11.1.1.1 FMPLL and Clock Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
11.1.1.2 FMPLL Bypass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.1.1.3 FMPLL External Reference Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.1.1.4 FMPLL Crystal Reference Mode Without FM . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.1.1.5 FMPLL Crystal Reference Mode With FM . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6
11.1.1.6 FMPLL Dual-Controller Mode (1:1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7
11.1.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
11.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
11.1.4 FMPLL Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-9
11.1.4.1 Crystal Reference (Default Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-9
11.1.4.2 External Reference Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-10
11.1.4.3 Bypass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-11
11.1.4.4 Dual-Controller Mode (1:1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-11
11.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12
11.3 Memory Map/Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12
11.3.1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-12
11.3.1.1 Synthesizer Control Register (FMPLL_SYNCR) . . . . . . . . . . . . . . . . . . . . 11-12
11.3.1.2 Synthesizer Status Register (FMPLL_SYNSR) . . . . . . . . . . . . . . . . . . . . . 11-16
11.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
11.4.1 Clock Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
11.4.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
11.4.1.2 Software Controlled Power Management/Clock Gating . . . . . . . . . . . . . . . 11-20
11.4.1.3 Clock Dividers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-20
11.4.1.3.1External Bus Clock (CLKOUT) . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.4.1.3.2Nexus Message Clock (MCKO) . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.4.1.3.3Engineering Clock (ENGCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.4.1.3.4FlexCAN_x Clock Domains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.4.1.3.5FEC Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.4.2 Clock Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.1 Input Clock Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.2 Reduced Frequency Divider (RFD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.3 Programmable Frequency Modulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.4 FMPLL Lock Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.5 FMPLL Loss-of-Lock Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
11.4.2.5.1FMPLL Loss-of-Lock Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23
11.4.2.5.2FMPLL Loss-of-Lock Interrupt Request . . . . . . . . . . . . . . . . . . . . 11-23
11.4.2.6 Loss-of-Clock Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23
11.4.2.6.1Alternate and Backup Clock Selection . . . . . . . . . . . . . . . . . . . . . 11-23
11.4.2.6.2Loss-of-Clock Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24
11.4.2.6.3Loss-of-Clock Interrupt Request . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24
11.4.3 Clock Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24
11.4.3.1 Programming System Clock Frequency Without Frequency Modulation . . 11-25
11.4.3.2 Programming System Clock Frequency with Frequency Modulation . . . . . 11-27
11.4.3.3 FM Calibration Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-29