MPC5566 Reference Manual, Rev. 2
xxxiv Freescale Semiconductor
19.4.3.2 CFIFO Prioritization and Command Transfer . . . . . . . . . . . . . . . . . . . . . . . 19-62
19.4.3.3 External Trigger from eTPU or eMIOS Channels . . . . . . . . . . . . . . . . . . . . 19-66
19.4.3.4 External Trigger Event Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-66
19.4.3.5 CFIFO Scan Trigger Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-67
19.4.3.5.1Disabled Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-67
19.4.3.5.2Single-Scan Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-68
19.4.3.5.3Continuous-Scan Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-70
19.4.3.5.4CFIFO Scan Trigger Mode Start/Stop Summary . . . . . . . . . . . . . 19-71
19.4.3.6 CFIFO and Trigger Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-72
19.4.3.6.1CFIFO Operation Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-72
19.4.3.6.2Command Queue Completion Status . . . . . . . . . . . . . . . . . . . . . . . 19-74
19.4.3.6.3Pause Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-75
19.4.3.6.4Trigger Overrun Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-76
19.4.3.6.5Command Sequence Non-Coherency Detection . . . . . . . . . . . . . . 19-76
19.4.4 Result FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-82
19.4.4.1 RFIFO Basic Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-82
19.4.4.2 Distributing Result Data into RFIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-85
19.4.5 On-Chip ADC Configuration and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-86
19.4.5.1 Enabling and Disabling the on-chip ADCs . . . . . . . . . . . . . . . . . . . . . . . . . 19-86
19.4.5.2 ADC Clock and Conversion Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-86
19.4.5.3 Time Stamp Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-89
19.4.5.4 ADC Calibration Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-89
19.4.5.4.1Calibration Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-89
19.4.5.4.2MAC Unit and Operand Data Format . . . . . . . . . . . . . . . . . . . . . . 19-90
19.4.5.5 ADC Control Logic Overview and Command Execution . . . . . . . . . . . . . . 19-91
19.4.6 Internal/External Multiplexing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-94
19.4.6.1 Channel Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-94
19.4.6.2 External Multiplexing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-96
19.4.7 eQADC eDMA/Interrupt Request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-98
19.4.8 eQADC Synchronous Serial Interface (SSI) Submodule . . . . . . . . . . . . . . . . . . . 19-101
19.4.8.1 eQADC SSI Data Transmission Protocol . . . . . . . . . . . . . . . . . . . . . . . . . 19-102
19.4.8.1.1Abort Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-103
19.4.8.2 Baud Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-103
19.4.9 Analog Submodule . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-106
19.4.9.1 Reference Bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-106
19.4.9.2 Analog-to-Digital Converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-106
19.4.9.2.1ADC Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-106
19.4.9.2.2RSD Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-107
19.4.9.2.3RSD Adder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-108
19.5 Initialization and Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-108
19.5.1 Multiple Queues Control Setup Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-108
19.5.1.1 Initialization of On-Chip ADCs and an External Device . . . . . . . . . . . . . 19-109
19.5.1.2 Configuring eQADC for Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-110
19.5.2 eQADC/eDMA Controller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-112
19.5.2.1 Command Queue/CFIFO Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-112
To Next Page
Loading...
