EasyManua.ls Logo

NXP Semiconductors MPC5566 - Page 44

NXP Semiconductors MPC5566
1268 pages
To Next Page IconTo Next Page
To Next Page IconTo Next Page
To Previous Page IconTo Previous Page
To Previous Page IconTo Previous Page
Loading...
MPC5566 Reference Manual, Rev. 2
Freescale Semiconductor xxxiii
19.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-4
19.1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-5
19.1.4.1 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-5
19.1.4.2 Debug Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-5
19.1.4.3 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-6
19.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-7
19.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-9
19.3.1 eQADC Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-9
19.3.2 eQADC Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-12
19.3.2.1 eQADC Module Configuration Register (EQADC_MCR) . . . . . . . . . . . . . 19-12
19.3.2.2 eQADC Null Message Send Format Register (EQADC_NMSFR) . . . . . . 19-13
19.3.2.3 eQADC External Trigger Digital Filter Register (EQADC_ETDFR) . . . . . 19-14
19.3.2.4 eQADC CFIFO Push Registers 0–5 (EQADC_CFPRn) . . . . . . . . . . . . . . . 19-16
19.3.2.5 eQADC Result FIFO Pop Registers 0–5 (EQADC_RFPRn) . . . . . . . . . . . 19-17
19.3.2.6 eQADC CFIFO Control Registers 0–5 (EQADC_CFCRn) . . . . . . . . . . . . 19-17
19.3.2.7 eQADC Interrupt and eDMA Control Registers 0–5 (EQADC_IDCRn) . . 19-19
19.3.2.8 eQADC FIFO and Interrupt Status Registers 0–5 (EQADC_FISRn) . . . . . 19-22
19.3.2.9 eQADC CFIFO Transfer Counter Registers 0–5 (EQADC_CFTCRn) . . . . 19-26
19.3.2.10 eQADC CFIFO Status Snapshot Registers 0–2 (EQADC_CFSSRn) . . . . 19-26
19.3.2.11 eQADC CFIFO Status Register (EQADC_CFSR) . . . . . . . . . . . . . . . . . . 19-30
19.3.2.12 eQADC SSI Control Register (EQADC_SSICR) . . . . . . . . . . . . . . . . . . . 19-31
19.3.2.13 eQADC SSI Receive Data Register (EQADC_SSIRDR) . . . . . . . . . . . . . 19-33
19.3.2.14 eQADC CFIFO Registers (EQADC_CF[0–5]Rn) . . . . . . . . . . . . . . . . . . 19-34
19.3.2.15 eQADC RFIFO Registers (EQADC_RF[0–5]Rn) . . . . . . . . . . . . . . . . . . 19-35
19.3.3 On-Chip ADC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-36
19.3.3.1 ADCn Control Registers (ADC0_CR and ADC1_CR) . . . . . . . . . . . . . . . . 19-37
19.3.3.2 ADC Time Stamp Control Register (ADC_TSCR) . . . . . . . . . . . . . . . . . . . 19-39
19.3.3.3 ADC Time Base Counter Registers (ADC_TBCR) . . . . . . . . . . . . . . . . . . 19-40
19.3.3.4 ADCn Gain Calibration Constant Registers (ADC0_GCCR and ADC1_GCCR)
19-41
19.3.3.5 ADCn Offset Calibration Constant Registers (ADC0_OCCR and ADC1_OCCR)
19-42
19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-42
19.4.1 Data Flow in the eQADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-43
19.4.1.1 Assumptions/Requirements Regarding the External Device . . . . . . . . . . . . 19-45
19.4.1.1.1eQADC SSI Protocol Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-45
19.4.1.1.2Number of Command Buffers and Result Buffers . . . . . . . . . . . . 19-45
19.4.1.1.3Command Execution and Result Return . . . . . . . . . . . . . . . . . . . . 19-46
19.4.1.1.4Null and Result Messages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-46
19.4.1.2 Message Format in eQADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-46
19.4.1.2.1Message Formats for On-Chip ADC Operation . . . . . . . . . . . . . . 19-47
19.4.1.2.2Message Formats for External Device Operation . . . . . . . . . . . . . 19-55
19.4.2 Command/Result Queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-59
19.4.3 eQADC Command FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-59
19.4.3.1 CFIFO Basic Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19-59

Table of Contents

Related product manuals