Infineon Technologies TC1796 - Page 18

User’s Manual L-10 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
11 Peripheral Control Processor (PCP) . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.1 Peripheral Control Processor Overview . . . . . . . . . . . . . . . . . . . . . . . 11-1 [1]
11.2 PCP Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2 [1]
11.2.1 PCP Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3 [1]
11.2.2 PCP Code Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 [1]
11.2.3 PCP Parameter RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 [1]
11.2.4 FPI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4 [1]
11.2.5 PCP Interrupt Control Unit and Service Request Nodes . . . . . . . 11-5 [1]
11.3 PCP Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-6 [1]
11.3.1 General Purpose Register Set of the PCP . . . . . . . . . . . . . . . . . . 11-6 [1]
11.3.1.1 Register R0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7 [1]
11.3.1.2 Registers R1, R2, and R3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7 [1]
11.3.1.3 Registers R4 and R5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-7 [1]
11.3.1.4 Register R6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8 [1]
11.3.1.5 Register R7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-9 [1]
11.3.2 Contexts and Context Models . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-11 [1]
11.3.2.1 Context Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-11 [1]
11.3.2.2 Context Save Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-14 [1]
11.3.2.3 Context Restore Operation for CR6 and CR7 . . . . . . . . . . . . . 11-17 [1]
11.3.2.4 Context Save Operation for CR6 and CR7 . . . . . . . . . . . . . . . 11-21 [1]
11.3.2.5 Initialization of the Contexts . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24 [1]
11.3.2.6 Context Save Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-24 [1]
11.3.3 Channel Programs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-25 [1]
11.3.3.1 Channel Restart Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-25 [1]
11.3.3.2 Channel Resume Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26 [1]
11.4 PCP Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28 [1]
11.4.1 PCP Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28 [1]
11.4.2 Channel Invocation and Context Restore Operation . . . . . . . . . . 11-28 [1]
11.4.3 Channel Exit and Context Save Operation . . . . . . . . . . . . . . . . . 11-29 [1]
11.4.3.1 Normal Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-29 [1]
11.4.3.2 Error Condition Channel Exit . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30 [1]
11.4.3.3 Debug Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31 [1]
11.5 PCP Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-32 [1]
11.5.1 Issuing Service Requests to CPU or PCP . . . . . . . . . . . . . . . . . . 11-32 [1]
11.5.2 PCP Interrupt Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33 [1]
11.5.3 PCP Service Request Nodes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33 [1]
11.5.4 Issuing PCP Service Requests . . . . . . . . . . . . . . . . . . . . . . . . . . 11-34 [1]
11.5.4.1 Service Request on EXIT Instruction . . . . . . . . . . . . . . . . . . . . 11-35 [1]
11.5.4.2 Service Request on Suspension of Interrupt . . . . . . . . . . . . . . 11-35 [1]
11.5.4.3 Service Request on Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-36 [1]
11.5.4.4 Queue Full Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-36 [1]
11.6 PCP Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38 [1]
11.6.1 Enforced PRAM Partitioning . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38 [1]