Infineon Technologies TC1796 - Page 20

User’s Manual L-12 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
11.11.9 CLR, Clear Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-83 [1]
11.11.10 COMP, 32-Bit Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-84 [1]
11.11.11 COPY, DMA Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-85 [1]
11.11.12 DEBUG, Debug Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-86 [1]
11.11.13 DINIT, Divide Initialization Instruction . . . . . . . . . . . . . . . . . . . . . 11-87 [1]
11.11.14 DSTEP, Divide Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-88 [1]
11.11.15 INB, Insert Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-88 [1]
11.11.16 EXIT, Exit Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-89 [1]
11.11.17 JC, Jump Conditionally . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-90 [1]
11.11.18 JL, Jump Long Unconditional . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-91 [1]
11.11.19 LD, Load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-91 [1]
11.11.20 LDL, Load 16-bit Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-93 [1]
11.11.21 Multiply Initialization Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 11-93 [1]
11.11.22 MOV, Move Register to Register . . . . . . . . . . . . . . . . . . . . . . . . . 11-94 [1]
11.11.23 Multiply Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-95 [1]
11.11.24 NEG, Negate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-96 [1]
11.11.25 NOP, No Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-96 [1]
11.11.26 NOT, Logical NOT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-96 [1]
11.11.27 OR, Logical OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-97 [1]
11.11.28 PRI, Prioritize . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-98 [1]
11.11.29 PRAM Bit Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-99 [1]
11.11.30 RL, Rotate Left . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-100 [1]
11.11.31 RR, Rotate Right . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-100 [1]
11.11.32 SET, Set Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-101 [1]
11.11.33 SHL, Shift Left . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-101 [1]
11.11.34 SHR, Shift Right . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-102 [1]
11.11.35 ST, Store . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-103 [1]
11.11.36 SUB, 32-Bit Subtract . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-104 [1]
11.11.37 XCH, Exchange . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-105 [1]
11.11.38 XOR, 32-Bit Logical Exclusive OR . . . . . . . . . . . . . . . . . . . . . . . 11-106 [1]
11.11.39 Flag Updates of Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-107 [1]
11.11.40 Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-108 [1]
11.12 Programming of the PCP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-112 [1]
11.12.1 Initial PC of a channel program . . . . . . . . . . . . . . . . . . . . . . . . . 11-112 [1]
11.12.1.1 Channel Entry Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-112 [1]
11.12.1.2 Channel Resume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-113 [1]
11.12.2 Channel Management for Small and Minimum Contexts . . . . . 11-114 [1]
11.12.3 Unused Registers as Globals or Constants . . . . . . . . . . . . . . . . 11-114 [1]
11.12.4 Dispatch of Low Priority Tasks . . . . . . . . . . . . . . . . . . . . . . . . . 11-115 [1]
11.12.5 Code Reuse Across Channels (Call and Return) . . . . . . . . . . . 11-115 [1]
11.12.6 Case-like Code Switches (Computed Go-To) . . . . . . . . . . . . . . 11-116 [1]
11.12.7 Simple DMA Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-116 [1]
11.12.7.1 COPY Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-116 [1]