Infineon Technologies TC1796 - Page 21

User’s Manual L-13 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
11.12.7.2 BCOPY Instruction (Burst Copy) . . . . . . . . . . . . . . . . . . . . . . 11-117 [1]
11.13 PCP Programming Notes and Tips . . . . . . . . . . . . . . . . . . . . . . . . 11-118 [1]
11.13.1 Notes on PCP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-118 [1]
11.13.2 General Purpose Register Use . . . . . . . . . . . . . . . . . . . . . . . . . 11-119 [1]
11.13.3 Use of Channel Interruption . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-120 [1]
11.13.3.1 Dynamic Interrupt Masking . . . . . . . . . . . . . . . . . . . . . . . . . . 11-120 [1]
11.13.3.2 Control of Channel Priority (CPPN) . . . . . . . . . . . . . . . . . . . . 11-120 [1]
11.13.4 Implementing Divide Algorithms . . . . . . . . . . . . . . . . . . . . . . . . 11-122 [1]
11.13.5 Implementing Multiply Algorithms . . . . . . . . . . . . . . . . . . . . . . . 11-123 [1]
11.14 Implementation of the PCP in the TC1796 . . . . . . . . . . . . . . . . . . 11-125 [1]
11.14.1 PCP Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-125 [1]
11.14.2 Parity Protection for PCP Memories . . . . . . . . . . . . . . . . . . . . . 11-125 [1]
11.14.3 PCP Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-126 [1]
11.14.4 BCOPY Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-127 [1]
12 Direct Memory Access Controller . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 [1]
12.1 DMA Controller Kernel Description . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 [1]
12.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 [1]
12.1.2 Definition of Terms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4 [1]
12.1.3 DMA Principles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-5 [1]
12.1.4 DMA Channel Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6 [1]
12.1.4.1 Shadowed Source or Destination Address . . . . . . . . . . . . . . . . 12-6 [1]
12.1.4.2 DMA Channel Request Control . . . . . . . . . . . . . . . . . . . . . . . . 12-10 [1]
12.1.4.3 DMA Channel Operation Modes . . . . . . . . . . . . . . . . . . . . . . . 12-11 [1]
12.1.4.4 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-15 [1]
12.1.4.5 Channel Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-16 [1]
12.1.4.6 Transfer Count and Move Count . . . . . . . . . . . . . . . . . . . . . . . 12-17 [1]
12.1.4.7 Circular Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19 [1]
12.1.5 Transaction Control Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-20 [1]
12.1.6 Bus Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21 [1]
12.1.7 On-Chip Debug Capabilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23 [1]
12.1.7.1 Hard-suspend Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23 [1]
12.1.7.2 Soft-suspend Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23 [1]
12.1.7.3 Break Signal Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24 [1]
12.1.7.4 Trace Signal Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25 [1]
12.1.8 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-27 [1]
12.1.8.1 Channel Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-27 [1]
12.1.8.2 Transaction Lost Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-29 [1]
12.1.8.3 Move Engine Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-30 [1]
12.1.8.4 Wrap Buffer Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-32 [1]
12.1.8.5 Interrupt Request Compressor . . . . . . . . . . . . . . . . . . . . . . . . 12-33 [1]
12.1.9 Pattern Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-34 [1]
12.1.9.1 Pattern Compare Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-35 [1]