Infineon Technologies TC1796 - Page 23

User’s Manual L-15 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
13.3.3.2 Sole Master Arbitration Mode . . . . . . . . . . . . . . . . . . . . . . . . . 13-10 [1]
13.3.3.3 Arbiter Mode Arbitration Mode . . . . . . . . . . . . . . . . . . . . . . . . . 13-10 [1]
13.3.3.4 “Participant Mode” Arbitration Mode . . . . . . . . . . . . . . . . . . . . 13-14 [1]
13.3.4 Arbitration Input Signal Sampling . . . . . . . . . . . . . . . . . . . . . . . . 13-17 [1]
13.3.5 Locking the External Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-17 [1]
13.3.6 Reaction to an PLMB Access to the External Bus . . . . . . . . . . . . 13-18 [1]
13.3.6.1 Pending Access Time-Out . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19 [1]
13.4 Start-Up/Boot Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20 [1]
13.4.1 Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20 [1]
13.4.2 Emulation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20 [1]
13.4.3 External Boot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-21 [1]
13.4.3.1 Boot Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-21 [1]
13.4.3.2 Boot Configuration Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-23 [1]
13.5 Master Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-25 [1]
13.5.1 External Memory Regions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-26 [1]
13.5.2 Chip Select Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-28 [1]
13.5.3 Address Comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-30 [1]
13.5.4 Access Parameter Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-35 [1]
13.5.5 Little-/Big-Endian Access Modes . . . . . . . . . . . . . . . . . . . . . . . . . 13-36 [1]
13.5.6 PLMB Bus Width Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-37 [1]
13.5.7 Address Alignment During Bus Accesses . . . . . . . . . . . . . . . . . . 13-38 [1]
13.6 PLMB Data Buffering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-39 [1]
13.6.1 Data Read Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-39 [1]
13.6.2 Code Prefetch Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-40 [1]
13.6.3 Data Write Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-40 [1]
13.7 Standard Access Phases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-41 [1]
13.7.1 Address Phase (AP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-41 [1]
13.7.2 Command Delay Phase (CD) . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-43 [1]
13.7.3 Command Phase (CP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-43 [1]
13.7.4 Data Hold Phase (DH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-45 [1]
13.7.5 Burst Phase (BP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-46 [1]
13.7.6 Recovery Phase (RP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-47 [1]
13.7.7 Multiplication Factor for Access Phase Length . . . . . . . . . . . . . . 13-49 [1]
13.8 Asynchronous Read/Write Accesses . . . . . . . . . . . . . . . . . . . . . . . . 13-50 [1]
13.8.1 Signal List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-50 [1]
13.8.2 Demultiplexed Device Configurations . . . . . . . . . . . . . . . . . . . . . 13-51 [1]
13.8.3 Standard Asynchronous Access Phases . . . . . . . . . . . . . . . . . . . 13-53 [1]
13.8.4 Programmable Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-53 [1]
13.8.5 Accesses to Demultiplexed Devices . . . . . . . . . . . . . . . . . . . . . . 13-55 [1]
13.8.6 Dynamic Command Delay and Wait State Insertion . . . . . . . . . . 13-57 [1]
13.8.6.1 External Extension of the Command Phase by WAIT . . . . . . . 13-57 [1]
13.8.6.2 Interfacing to INTEL-style Devices . . . . . . . . . . . . . . . . . . . . . 13-61 [1]
13.8.6.3 Interfacing to Motorola-style Devices . . . . . . . . . . . . . . . . . . . . 13-63 [1]