User’s Manual L-18 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
16.4.2.1 Time-Out Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-8 [1]
16.4.2.2 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-8 [1]
16.4.2.3 Disable Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-8 [1]
16.4.2.4 Prewarning Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-9 [1]
16.4.3 Password Access to WDT_CON0 . . . . . . . . . . . . . . . . . . . . . . . . 16-10 [1]
16.4.4 Modify Access to WDT_CON0 . . . . . . . . . . . . . . . . . . . . . . . . . . 16-11 [1]
16.4.5 Term Definitions for WDT_CON0 Accesses . . . . . . . . . . . . . . . . 16-12 [1]
16.4.6 Detailed Descriptions of the WDT Modes . . . . . . . . . . . . . . . . . . 16-13 [1]
16.4.6.1 Time-Out Mode Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-13 [1]
16.4.6.2 Normal Mode Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-14 [1]
16.4.6.3 Disable Mode Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-15 [1]
16.4.6.4 Prewarning Mode Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-16 [1]
16.4.6.5 WDT Operation During Power-Saving Modes . . . . . . . . . . . . . 16-17 [1]
16.4.6.6 WDT Operation in OCDS Suspend Mode . . . . . . . . . . . . . . . . 16-17 [1]
16.4.7 Determining WDT Periods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-18 [1]
16.4.7.1 Time-out Period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-18 [1]
16.4.7.2 Normal Period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-20 [1]
16.4.7.3 WDT Period During Power-Saving Modes . . . . . . . . . . . . . . . 16-21 [1]
16.5 Handling the Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-22 [1]
16.5.1 System Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-22 [1]
16.5.2 Re-opening Access to Critical System Registers . . . . . . . . . . . . 16-23 [1]
16.5.3 Servicing the Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-23 [1]
16.5.4 Handling the User-Definable Password Field . . . . . . . . . . . . . . . 16-24 [1]
16.5.5 Determining the Required Values for a WDT Access . . . . . . . . . 16-27 [1]
16.6 Watchdog Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16-28 [1]
16.6.1 Watchdog Timer Control Register 0 . . . . . . . . . . . . . . . . . . . . . . 16-29 [1]
16.6.2 Watchdog Timer Control Register 1 . . . . . . . . . . . . . . . . . . . . . . 16-31 [1]
16.6.3 Watchdog Timer Status Register . . . . . . . . . . . . . . . . . . . . . . . . . 16-32 [1]
17 On-Chip Debug Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-1 [1]
17.2 OCDS Level 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4 [1]
17.2.1 TriCore CPU Level 1 OCDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-4 [1]
17.2.1.1 Basic Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-5 [1]
17.2.1.2 Debug Event Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-6 [1]
17.2.1.3 Debug Actions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-7 [1]
17.2.1.4 TriCore OCDS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-8 [1]
17.2.2 PCP OCDS Level 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-8 [1]
17.2.3 BCU OCDS Level 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-9 [1]
17.2.4 DMA OCDS Level 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-9 [1]
17.3 OCDS Level 2 Debugging via Trace Port . . . . . . . . . . . . . . . . . . . . 17-10 [1]
17.3.1 TriCore CPU and PCP OCDS Level 2 Trace . . . . . . . . . . . . . . . . 17-10 [1]
17.3.2 DMA OCDS Level 2 Trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-10 [1]
To Next Page
Loading...