User’s Manual L-19 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
17.3.3 Concurrent Debugging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-11 [1]
17.4 Debug Interface (Cerberus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-12 [1]
17.4.1 RW Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-12 [1]
17.4.2 Communication Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-13 [1]
17.4.3 Triggered Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-13 [1]
17.4.4 Multi Core Break Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-13 [1]
17.5 JTAG Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-15 [1]
17.6 Cerberus and JTAG Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17-16 [1]
18 Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-1 [1]
18.1 Address Map of Segment 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-2 [1]
18.2 Registers Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18-7 [1]
To Next Page
Loading...