Infineon Technologies TC1796 - Page 39

User’s Manual L-31 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
26.1.1 Analog Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-4 [2]
26.1.1.1 Analog Input Stage Configurations . . . . . . . . . . . . . . . . . . . . . . 26-5 [2]
26.1.2 Conversion Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-8 [2]
26.1.3 Channel Triggers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-9 [2]
26.1.4 Channel Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-11 [2]
26.1.5 Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-12 [2]
26.1.5.1 Conversion Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-12 [2]
26.1.5.2 Static Channel Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-12 [2]
26.1.5.3 Dynamic Priority Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . 26-12 [2]
26.1.5.4 Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-13 [2]
26.1.5.5 Suspend Mode Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-13 [2]
26.1.6 Data Reduction Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-13 [2]
26.1.6.1 Filter Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-15 [2]
26.1.6.2 Filter Block Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-16 [2]
26.1.6.3 Filter Concatenation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-19 [2]
26.1.6.4 Width of Result Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-20 [2]
26.1.7 Neighbor Channel Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-21 [2]
26.1.8 Offset and Gain Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-22 [2]
26.1.8.1 Offset Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-23 [2]
26.1.8.2 Gain Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-23 [2]
26.1.9 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-24 [2]
26.2 FADC Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-27 [2]
26.2.1 Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-29 [2]
26.2.2 Global Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-30 [2]
26.2.3 Channel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-41 [2]
26.2.4 Filter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-48 [2]
26.3 Implementation of FADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-56 [2]
26.3.1 Interfaces of the FADC Module . . . . . . . . . . . . . . . . . . . . . . . . . . 26-56 [2]
26.3.2 FADC Module Related External Registers . . . . . . . . . . . . . . . . . 26-57 [2]
26.3.3 Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-58 [2]
26.3.3.1 Clock Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-59 [2]
26.3.4 Port Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-61 [2]
26.3.5 Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-63 [2]
26.3.6 On-Chip Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-64 [2]
26.3.6.1 Analog Input Lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-64 [2]
26.3.6.2 Trigger/Gating Source Input Connections . . . . . . . . . . . . . . . . 26-64 [2]
26.3.6.3 Service Request Lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26-65 [2]
Keyword Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . L-1 [1+2]
Register Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . L-16 [1+2]