Infineon Technologies TC1796 - Page 11

User’s Manual L-3 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
2.7.2.4 Store Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-51 [1]
2.8 Floating Point Pipeline Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-52 [1]
3 Clock System and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1 [1]
3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1 [1]
3.2 Clock Generation Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3 [1]
3.2.1 Main Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4 [1]
3.2.1.1 Oscillator Bypass Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5 [1]
3.2.1.2 Oscillator Run Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 [1]
3.2.1.3 Oscillator Gain Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 [1]
3.2.1.4 Oscillator Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8 [1]
3.2.2 Phase Looked Loop (PLL) Circuitry . . . . . . . . . . . . . . . . . . . . . . . . 3-10 [1]
3.2.2.1 Clock Source Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10 [1]
3.2.2.2 PLL Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12 [1]
3.2.2.3 PLL Clock Control and Status Register . . . . . . . . . . . . . . . . . . . 3-16 [1]
3.2.2.4 Changing PLL Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18 [1]
3.2.2.5 Setting up the PLL after Reset . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18 [1]
3.2.2.6 Lock Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 [1]
3.2.2.7 Loss-of-Lock Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 [1]
3.2.3 Power-on Startup Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21 [1]
3.3 Module Power Management and Clock Gating . . . . . . . . . . . . . . . . . 3-22 [1]
3.3.1 Module Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23 [1]
3.3.2 Clock Control Register CLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24 [1]
3.3.3 Fractional Divider Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29 [1]
3.3.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-29 [1]
3.3.3.2 Fractional Divider Operating Modes . . . . . . . . . . . . . . . . . . . . . 3-32 [1]
3.3.3.3 Fractional Divider Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35 [1]
3.3.4 Module Clock Register Implementations . . . . . . . . . . . . . . . . . . . . 3-39 [1]
3.3.5 Fractional Divider Register Implementations . . . . . . . . . . . . . . . . . 3-40 [1]
3.4 System Clock Output Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-41 [1]
3.4.1 System Clock Fractional Divider Register . . . . . . . . . . . . . . . . . . . 3-42 [1]
4 Reset and Boot Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]
4.1 Reset and Boot Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1 [1]
4.1.1 Reset Status and Control Registers . . . . . . . . . . . . . . . . . . . . . . . . 4-3 [1]
4.1.1.1 Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3 [1]
4.1.1.2 Reset Request Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 [1]
4.2 Reset Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7 [1]
4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7 [1]
4.2.2 External Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7 [1]
4.2.3 Software Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8 [1]
4.2.4 Watchdog Timer Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8 [1]
4.2.5 Debug System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10 [1]
4.2.6 Module Reset Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10 [1]