Infineon Technologies TC1796 - Page 12

User’s Manual L-4 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
4.2.7 Booting Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-12 [1]
4.2.7.1 Normal Boot Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-14 [1]
4.2.7.2 Debug Boot Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-15 [1]
4.3 Boot ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16 [1]
4.3.1 Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16 [1]
4.3.2 Program Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16 [1]
4.3.3 Initial State after Boot ROM Exit . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19 [1]
4.4 Bootstrap Loader (BSL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-20 [1]
4.4.1 Bootstrap Loader Mode 1 - ASC Boot via ASC0 Pins . . . . . . . . . . 4-21 [1]
4.4.2 Bootstrap Loader Mode 2 - CAN Boot via CAN Pins . . . . . . . . . . . 4-24 [1]
4.4.3 Bootstrap Loader Mode 3 - ASC Boot via CAN Pins . . . . . . . . . . . 4-28 [1]
4.4.4 Alternate Boot Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-28 [1]
5 System Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1 [1]
5.1 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 [1]
5.1.1 Power Management Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 [1]
5.1.2 Power Management Control and Status Register, PMG_CSR . . . . 5-3 [1]
5.1.3 Power Management Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5 [1]
5.1.3.1 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5 [1]
5.1.3.2 Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6 [1]
5.1.3.3 States of TC1796 Units in Power Management Modes . . . . . . . . 5-7 [1]
5.2 Configuration Input Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8 [1]
5.3 External Request Unit (ERU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9 [1]
5.3.1 Input Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10 [1]
5.3.2 Output Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12 [1]
5.3.3 External Request Unit Implementation . . . . . . . . . . . . . . . . . . . . . 5-14 [1]
5.3.4 External Request Unit Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 5-16 [1]
5.4 Special System Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35 [1]
5.4.1 FPU Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-35 [1]
5.4.2 Flash Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36 [1]
5.4.3 External Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36 [1]
5.5 SRAM Parity Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-37 [1]
5.5.1 Parity Error Trap Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-39 [1]
5.6 Pad Driver Temperature Compensation Control . . . . . . . . . . . . . . . . 5-41 [1]
5.6.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-41 [1]
5.6.2 Temperature Compensation Registers . . . . . . . . . . . . . . . . . . . . . 5-44 [1]
5.7 Die Temperature Sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-48 [1]
5.8 GPTA1 Input IN1 Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-49 [1]
5.9 Pad Test Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-50 [1]
5.9.1 Pad Test Mode Enabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-51 [1]
5.9.2 Pad Test Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-51 [1]
5.10 Emergency Stop Output Control for GPTA and MSC . . . . . . . . . . . . 5-57 [1]
5.10.1 GPTA Output Emergency Control in the GPIO Ports . . . . . . . . . . 5-58 [1]