User’s Manual L-28 V2.0, 2007-07
TC1796
System and Peripheral Units (Vol. 1 and 2)
Table of Contents
24.2.6.2 PDL-Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-121 [2]
24.2.6.3 DCM-Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-125 [2]
24.2.6.4 PLL-Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-128 [2]
24.2.6.5 GT-Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-130 [2]
24.2.6.6 GTC-Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-131 [2]
24.2.6.7 LTC-Algorithm for Cells 0 to 62 . . . . . . . . . . . . . . . . . . . . . . . 24-137 [2]
24.2.6.8 LTC Algorithm for Cell 63 . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-144 [2]
24.2.7 Programming of a GPTA Module . . . . . . . . . . . . . . . . . . . . . . . . 24-148 [2]
24.3 GPTA0/1 Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-150 [2]
24.3.1 Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-154 [2]
24.3.2 FPC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-155 [2]
24.3.3 Phase Discriminator Registers . . . . . . . . . . . . . . . . . . . . . . . . . 24-159 [2]
24.3.4 Duty Cycle Measurement Registers . . . . . . . . . . . . . . . . . . . . . 24-161 [2]
24.3.5 Digital Phase Locked Loop Registers . . . . . . . . . . . . . . . . . . . . 24-165 [2]
24.3.6 Global Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-170 [2]
24.3.7 Clock Bus Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-173 [2]
24.3.8 Global Timer Cell Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-175 [2]
24.3.9 Local Timer Cell Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-180 [2]
24.3.10 I/O Sharing Unit Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-191 [2]
24.3.11 Multiplexer Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-194 [2]
24.3.12 Service Request Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-206 [2]
24.4 LTCA2 Kernel Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-217 [2]
24.4.1 Local Timer Cell (LTC00 to LTC62) . . . . . . . . . . . . . . . . . . . . . . 24-218 [2]
24.4.2 Input/Output Line Sharing Unit (IOLS) . . . . . . . . . . . . . . . . . . . . 24-218 [2]
24.4.2.1 Output Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-221 [2]
24.4.2.2 LTC Input Multiplexing Scheme . . . . . . . . . . . . . . . . . . . . . . . 24-225 [2]
24.4.2.3 Multiplexer Register Array Programming . . . . . . . . . . . . . . . . 24-229 [2]
24.4.3 Interrupt Sharing Unit (IS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-231 [2]
24.5 LTCA2 Kernel Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-233 [2]
24.5.1 Bit Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-234 [2]
24.5.2 Service Request Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-234 [2]
24.5.3 Local Timer Cell Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-234 [2]
24.5.4 Module Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . 24-235 [2]
24.5.5 I/O Sharing Unit Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-236 [2]
24.5.6 Multiplexer Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-239 [2]
24.5.6.1 Output Multiplexer Control Registers . . . . . . . . . . . . . . . . . . . 24-239 [2]
24.5.6.2 LTC Input Multiplexer Control Registers . . . . . . . . . . . . . . . . 24-243 [2]
24.6 GPTA Module Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24-247 [2]
24.6.1 Interconnections of the GPTA0/GPTA1/LTCA2 Modules . . . . . 24-247 [2]
24.6.2 GPTA Module External Registers . . . . . . . . . . . . . . . . . . . . . . . 24-249 [2]
24.6.3 Port Control and Connections . . . . . . . . . . . . . . . . . . . . . . . . . . 24-250 [2]
24.6.3.1 I/O Group to Port Line Assignment . . . . . . . . . . . . . . . . . . . . 24-250 [2]
24.6.3.2 Input/Output Function Selection . . . . . . . . . . . . . . . . . . . . . . 24-251 [2]
To Next Page
Loading...