UG0331 User Guide Revision 15.0 xxxiv
Table 763 IOMUXCELL_CONFIG[n] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 736
Table 764 MSS_IOMUXSEL5 [N][2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 737
Table 765 MSS_IOMUXSEL4[N][2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 737
Table 766 Interrupt Line Signal Distribution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 740
Table 767 FIIC Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 741
Table 768 Interrupt Source Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 744
Table 769 Bit-Band Register Bit of Interrupt_Enable0 and Interrupt_Enable1 . . . . . . . . . . . . . . . . . . . . . . . 745
Table 770 Bit-Band Register Bit of INTERRUPT_REASON0 and INTERRUPT_REASON1 . . . . . . . . . . . . 747
Table 771 SmartFusion2 SoC FPGA FIIC Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749
Table 772 INTERRUPT_ENABLE0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749
Table 773 INTERRUPT_ENABLE1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753
Table 774 INTERRUPT_REASON1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753
Table 775 INTERRUPT_REASON0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 754
Table 776 INTERRUPT_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 756
Table 777 Number of FICs Available for Use in Each Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758
Table 778 Master Group Access to Fabric Slaves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760
Table 779 FIC Memory Regions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760
Table 780 Fabric Interface Controller Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 762
Table 781 Address Regions and Compatible Slots for 256 MB Per Slot Option . . . . . . . . . . . . . . . . . . . . . . 770
Table 782 FAB_IF Register in the SYSREG Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 783
Table 783 FDDR APB Slave Configuration Interface Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 785
Table 784 MDDR APB Slave Configuration Interface Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 785
Table 785 SERDERIF APB Slave Configuration Interface Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
Table 786 MSS APB Master Configuration Interface Port List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
Table 787 Minimum Number of Checksum Bits Required Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 793
To Next Page
Loading...
