Microsemi SmartFusion2 - Page 15

UG0331 User Guide Revision 15.0 xv
Figure 55 SRD Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 56 Cache Controller Interfaces to Cortex-M3 Processor, AHB Bus Matrix, and MDDR Bridge . . . . . 133
Figure 57 Cache Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 58 General Cache Architecture and Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Figure 59 IAR Compiler Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 60 IAR Assembler Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 61 Cache Controller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 62 MSS Configurator with Cache Controller Configuration Options . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure 63 MSS Configurator with Remapping Options for eNVM, eSRAM, and MDDR . . . . . . . . . . . . . . . . 143
Figure 64 System Builder with Remapping Options for eNVM, eSRAM, and MDDR . . . . . . . . . . . . . . . . . . 144
Figure 65 eNVM Connection to AHB Bus Matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Figure 66 eNVM Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Figure 67 Write Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 68 Read Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 69 Timing Diagram Showing Single Word Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Figure 70 Timing Diagram Showing Consecutive Reads Incrementing through Memory . . . . . . . . . . . . . . . 154
Figure 71 Timing Diagram Showing Cache Fill Read Operations Utilizing Bursts . . . . . . . . . . . . . . . . . . . . 155
Figure 72 eNVM Program (ProgramADS) and Verify (VerifyADS) Operations . . . . . . . . . . . . . . . . . . . . . . . 156
Figure 73 Exclusive Register Access and Filling Data in WDBUFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Figure 74 Issuing the ProgramADS Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Figure 75 Completion of ProgramADS and Issue of VerifyADS Command . . . . . . . . . . . . . . . . . . . . . . . . . 157
Figure 76 Completion of eNVM Verify Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Figure 77 Complete eNVM Program and Verify Operations Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Figure 78 Exclusive Register Access and Filling Data in WDBUFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Figure 79 ProgramAD Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Figure 80 ProgramDA Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Figure 81 ProgramStart Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Figure 82 eNVM Special Sectors for the M2S050TS Device with 256 KB eNVM_0 . . . . . . . . . . . . . . . . . . . 160
Figure 83 eNVM Special Sectors for the M2S005S Device with 128 KB eNVM_0 . . . . . . . . . . . . . . . . . . . . 160
Figure 84 eNVM Special Sectors for the M2S010TS, M2S025TS Device
s with 256 KB eNVM_0 . . . . . . . . 161
Figure 85 eNVM Special Sectors for the M2S060TS Devices with 256 KB eNVM_0 . . . . . . . . . . . . . . . . . . 161
Figure 86 eNVM Special Sectors for the M2S090TS, M2S150TS Devices with 512 KB . . . . . . . . . . . . . . . 162
Figure 87 System Builder Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Figure 88 System Builder - Device Features Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Figure 89 System Builder - Memories Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Figure 90 Add Data Storage Client Dialog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Figure 91 System Builder - Memories Tab with Two eNVM Clients . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Figure 92 System Builder - Microcontroller Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Figure 93 System Builder - Security Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Figure 94 Firmware Catalog Showing the Generation of Sample Project for eNVM . . . . . . . . . . . . . . . . . . 173
Figure 95 eSRAM_0 and eSRAM_1 Connection to AHB Bus Matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Figure 96 eSRAM Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Figure 97 System Builder Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Figure 98 System Builder - Microcontroller Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
Figure 99 System Builder - SECDED Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Figure 100 System Builder - Security Tab . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
Figure 101 AHB Bus Matrix Masters and Slaves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Figure 102 Master Stage and Slave Stage Interconnection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Figure 103 Block Diagram of APB Destinations Connected to AHB Bus Matrix . . . . . . . . . . . . . . . . . . . . . . . 213
Figure 104 AHB-Lite Write Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Figure 105 AHB-Lite Read Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Figure 106 AHB-to-AHB Write Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
Figure 107 AHB-to-AHB Read Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Figure 108 Pure Round Robin and Fixed Priority Slave Arbitration Scheme . . . . . . . . . . . . . . . . . . . . . . . . . 219
Figure 109 WRR and Fixed Priority Slave Arbitration Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
Figure 110 Slave Arbitration Flow Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
Figure 111 AHB Bus Matrix to Fabric Interface Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
Figure 112 Default System Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
Figure 113 Memory Map after eSRAM Remap (64 KB eSRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226