NXP Semiconductors MPC5606S - Page 20

MPC5606S Microcontroller Reference Manual, Rev. 7
18 Freescale Semiconductor
18.2.2.1 CAN Rx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .672
18.2.2.2 CAN Tx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .672
18.3 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .672
18.3.1 FlexCAN memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .672
18.3.2 Message Buffer structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .674
18.3.3 Rx FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .677
18.3.4 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .679
18.3.4.1 Module Configuration Register (MCR) . . . . . . . . . . . . . . . . . . . . . . . .679
18.3.4.2 Control Register (CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .683
18.3.4.3 Free Running Timer (TIMER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .686
18.3.4.4 Rx Global Mask (RXGMASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .687
18.3.4.5 Rx 14 Mask (RX14MASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .688
18.3.4.6 Rx 15 Mask (RX15MASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .688
18.3.4.7 Error Counter Register (ECR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .688
18.3.4.8 Error and Status Register (ESR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .690
18.3.4.9 Interrupt Mask Register High (IMRH) . . . . . . . . . . . . . . . . . . . . . . . . .692
18.3.4.10 Interrupt Mask Register Low (IMRL) . . . . . . . . . . . . . . . . . . . . . . . . .693
18.3.4.11 Interrupt Flag Register High (IFRH) . . . . . . . . . . . . . . . . . . . . . . . . .694
18.3.4.12 Interrupt Flag Register Low (IFRL) . . . . . . . . . . . . . . . . . . . . . . . . . .694
18.3.4.13 Rx Individual Mask Registers (RXIMR0–RXIMR63) . . . . . . . . . . . . .696
18.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .697
18.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .697
18.4.2 Transmit process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .698
18.4.3 Arbitration process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .698
18.4.4 Receive process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .699
18.4.5 Matching process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .700
18.4.6 Data coherence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .702
18.4.6.1 Transmission abort mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . .702
18.4.6.2 Message Buffer deactivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .703
18.4.6.3 Message Buffer lock mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . .703
18.4.7 Rx FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .704
18.4.8 CAN protocol related features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .705
18.4.8.1 Remote frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .705
18.4.8.2 Overload frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .706
18.4.8.3 Time stamp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .706
18.4.8.4 Protocol timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .706
18.4.8.5 Arbitration and matching timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .709
18.4.9 Modes of operation: details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .710
18.4.9.1 Freeze mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .710
18.4.9.2 Module Disable mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .710
18.4.10Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .711
18.4.11Bus interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .711
18.5 Initialization/application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .712
18.5.1 FlexCAN initialization sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .712
18.5.2 FlexCAN Addressing and RAM size configurations . . . . . . . . . . . . . . . . . . . . .713