MPC5606S Microcontroller Reference Manual, Rev. 7
24 Freescale Semiconductor
23.7.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .836
23.7.2.1 LIN control register 1 (LINCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .837
23.7.2.2 LIN interrupt enable register (LINIER) . . . . . . . . . . . . . . . . . . . . . . . .840
23.7.2.3 LIN status register (LINSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .842
23.7.2.4 LIN error status register (LINESR) . . . . . . . . . . . . . . . . . . . . . . . . . . .845
23.7.2.5 UART mode control register (UARTCR) . . . . . . . . . . . . . . . . . . . . . . .846
23.7.2.6 UART mode status register (UARTSR) . . . . . . . . . . . . . . . . . . . . . . .848
23.7.2.7 LIN timeout control status register (LINTCSR) . . . . . . . . . . . . . . . . . .850
23.7.2.8 LIN output compare register (LINOCR) . . . . . . . . . . . . . . . . . . . . . . .851
23.7.2.9 LIN timeout control register (LINTOCR) . . . . . . . . . . . . . . . . . . . . . . .851
23.7.2.10 LIN fractional baud rate register (LINFBRR) . . . . . . . . . . . . . . . . . . .852
23.7.2.11 LIN integer baud rate register (LINIBRR) . . . . . . . . . . . . . . . . . . . . .853
23.7.2.12 LIN checksum field register (LINCFR) . . . . . . . . . . . . . . . . . . . . . . .854
23.7.2.13 LIN control register 2 (LINCR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . .854
23.7.2.14 Buffer identifier register (BIDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .856
23.7.2.15 Buffer data register LSB (BDRL) . . . . . . . . . . . . . . . . . . . . . . . . . . .857
23.7.2.16 Buffer data register MSB (BDRM) . . . . . . . . . . . . . . . . . . . . . . . . . .857
23.7.2.17 Identifier filter enable register (IFER) . . . . . . . . . . . . . . . . . . . . . . . .858
23.7.2.18 Identifier filter match index (IFMI) . . . . . . . . . . . . . . . . . . . . . . . . . . .859
23.7.2.19 Identifier filter mode register (IFMR) . . . . . . . . . . . . . . . . . . . . . . . . .860
23.7.2.20 Identifier filter control register (IFCR2n) . . . . . . . . . . . . . . . . . . . . . .861
23.7.2.21 Identifier filter control register (IFCR2n + 1) . . . . . . . . . . . . . . . . . . .862
23.7.3 Register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .863
23.8 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .867
23.8.1 UART mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .867
23.8.1.1 Buffer in UART mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .867
23.8.1.2 UART transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .868
23.8.1.3 UART receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .868
23.8.1.4 Clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .869
23.8.2 LIN mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .869
23.8.2.1 Master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .869
23.8.2.2 Slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .871
23.8.2.3 Slave mode with identifier filtering . . . . . . . . . . . . . . . . . . . . . . . . . . .873
23.8.2.4 Slave mode with automatic resynchronization . . . . . . . . . . . . . . . . . .875
23.8.2.5 Clock gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .877
23.8.3 8-bit timeout counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .877
23.8.3.1 LIN timeout mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .877
23.8.3.2 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .879
23.8.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .879
Chapter 24
Memory Protection Unit (MPU)
24.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .881
24.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .881
24.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .883
To Next Page
Loading...
