NXP Semiconductors MPC5606S - Page 34

MPC5606S Microcontroller Reference Manual, Rev. 7
32 Freescale Semiconductor
31.3.1.7 Functional Event Short Sequence Register (RGM_FESS) . . . . . . . .1084
31.3.1.8 Standby Reset Sequence Register (RGM_STDBY) . . . . . . . . . . . . .1086
31.3.1.9 Functional Bidirectional Reset Enable Register (RGM_FBRE) . . . .1086
31.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1087
31.4.1 Reset State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1087
31.4.1.1 Phase0 Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1089
31.4.1.2 Phase1 Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1090
31.4.1.3 Phase2 Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1090
31.4.1.4 Phase3 Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1090
31.4.1.5 Idle Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1090
31.4.2 Destructive Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1091
31.4.3 External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1091
31.4.4 Functional Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1092
31.4.5 Standby Entry Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1092
31.4.6 Alternate Event Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1093
31.4.7 Boot mode capturing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1093
Chapter 32
Real-Time Clock (RTC/API)
32.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1095
32.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1095
32.3 Device specific information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1097
32.4 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1097
32.5 Debug support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1098
32.6 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1098
32.6.1 RTC Supervisor Control Register (RTCSUPV) . . . . . . . . . . . . . . . . . . . . . . . .1098
32.6.2 RTC Control Register (RTCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1099
32.6.3 RTC Status Register (RTCS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1101
32.6.4 RTC Counter Register (RTCCNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1102
32.7 RTC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1102
32.8 API functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1103
Chapter 33
Static RAM (SRAM)
33.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1105
33.2 General-purpose SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1105
33.3 Graphics SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1105
33.4 Low-power configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1105
33.5 Register memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1106
33.6 SRAM ECC mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1106
33.6.1 Access timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1106
33.6.2 Reset effects on SRAM accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1107
33.7 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1107
33.8 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1108