NXP Semiconductors MPC5606S - Page 16

MPC5606S Microcontroller Reference Manual, Rev. 7
14 Freescale Semiconductor
15.4.3 DMA performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .509
15.5 Initialization/application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .512
15.5.1 DMA initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .512
15.5.2 DMA programming errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .513
15.5.3 DMA arbitration mode considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .514
15.5.3.1 Fixed group arbitration, fixed channel arbitration . . . . . . . . . . . . . . . .514
15.5.3.2 Round-robin group arbitration, fixed channel arbitration . . . . . . . . . . .514
15.5.3.3 Round-robin group arbitration, round-robin channel arbitration . . . . .514
15.5.3.4 Fixed group arbitration, round-robin channel arbitration . . . . . . . . . . .515
15.5.4 DMA transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .515
15.5.4.1 Single request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .515
15.5.4.2 Multiple requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .516
15.5.5 TCD status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .518
15.5.5.1 Minor loop complete . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .518
15.5.5.2 Active channel TCD reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .518
15.5.5.3 Preemption status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .519
15.5.6 Channel linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .519
15.5.7 Dynamic programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .520
15.5.7.1 Dynamic priority changing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .520
15.5.7.2 Dynamic channel linking and dynamic scatter/gather . . . . . . . . . . . . .520
15.5.8 Hardware request release timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .521
Chapter 16
Error Correction Status Module (ECSM)
16.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
16.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
16.4 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
16.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .523
16.4.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .524
16.4.2.1 Processor Core Type (PCT) register . . . . . . . . . . . . . . . . . . . . . . . . .525
16.4.2.2 Revision (REV) register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .525
16.4.2.3 Miscellaneous Reset Status Register (MRSR) . . . . . . . . . . . . . . . . . .525
16.4.2.4 Miscellaneous Wakeup Control Register (MWCR) . . . . . . . . . . . . . . .526
16.4.2.5 Miscellaneous Interrupt Register (MIR) . . . . . . . . . . . . . . . . . . . . . . .527
16.4.2.6 Miscellaneous User-Defined Control Register (MUDCR) . . . . . . . . . .528
16.4.2.7 ECC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .529
16.4.2.8 ECC Configuration Register (ECR) . . . . . . . . . . . . . . . . . . . . . . . . . .529
16.4.2.9 ECC Status Register (ESR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .530
16.4.2.10 ECC Error Generation Register (EEGR) . . . . . . . . . . . . . . . . . . . . .532
16.4.2.11 Flash ECC Address Register (FEAR) . . . . . . . . . . . . . . . . . . . . . . . .535
16.4.2.12 Flash ECC Master Number Register (FEMR) . . . . . . . . . . . . . . . . . .536
16.4.2.13 Flash ECC Attributes (FEAT) register . . . . . . . . . . . . . . . . . . . . . . . .536
16.4.2.14 Flash ECC Data Register (FEDR) . . . . . . . . . . . . . . . . . . . . . . . . . .537
16.4.2.15 RAM ECC Address Register (REAR) . . . . . . . . . . . . . . . . . . . . . . . .538