NXP Semiconductors MPC5606S - Page 5

MPC5606S Microcontroller Reference Manual, Rev. 7
Freescale Semiconductor 3
4.2.5.5 SWT Window Register (SWT_WN) . . . . . . . . . . . . . . . . . . . . . . . . . . .125
4.2.5.6 SWT Service Register (SWT_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
4.2.5.7 SWT Counter Output Register (SWT_CO) . . . . . . . . . . . . . . . . . . . . . .126
4.2.5.8 SWT Service Key Register (SWT_SK) . . . . . . . . . . . . . . . . . . . . . . . . .126
4.2.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
Chapter 5
Analog-to-Digital Converter (ADC)
5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
5.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
5.1.2 Device-specific implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
5.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
5.3 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
5.3.1 Analog channel conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
5.3.1.1 Normal conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
5.3.1.2 Start of normal conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
5.3.1.3 Normal conversion operating modes . . . . . . . . . . . . . . . . . . . . . . . . . .132
5.3.1.4 Injected channel conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
5.3.1.5 Abort conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
5.3.2 Analog clock generator and conversion timings . . . . . . . . . . . . . . . . . . . . . . . .135
5.3.3 ADC sampling and conversion timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
5.3.4 Programmable analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
5.3.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
5.3.5 DMA functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
5.3.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138
5.3.7 External decode signals delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
5.3.8 Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
5.3.9 Auto-clock-off mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
5.4 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
5.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .140
5.4.2 Control logic registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
5.4.2.1 Main Configuration Register (MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . .143
5.4.2.2 Main Status Register (MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
5.4.3 Interrupt registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
5.4.3.1 Interrupt Status Register (ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
5.4.3.2 Channel Pending Registers (CEOCFR[1..2]) . . . . . . . . . . . . . . . . . . . .148
5.4.3.3 Interrupt Mask Register (IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149
5.4.3.4 Channel Interrupt Mask Register (CIMR[1..2]) . . . . . . . . . . . . . . . . . . .150
5.4.3.5 Watchdog Threshold Interrupt Status Register (WTISR) . . . . . . . . . . .151
5.4.3.6 Watchdog Threshold Interrupt Mask Register (WTIMR) . . . . . . . . . . . .152
5.4.4 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
5.4.4.1 DMA Enable Register (DMAE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
5.4.4.2 DMA Channel Select Register (DMAR[1..2]) . . . . . . . . . . . . . . . . . . . .154
5.4.5 Threshold registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155
5.4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .155