NXP Semiconductors MPC5606S - Page 8

MPC5606S Microcontroller Reference Manual, Rev. 7
6 Freescale Semiconductor
8.8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
8.8.2 Functional description (16 MHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214
8.8.3 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
8.9 Frequency-modulated phase locked loops and system clocks (FMPLL0 and FMPLL1) 215
8.9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
8.9.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
8.9.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
8.9.4 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
8.9.5 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
8.9.5.1 Control Register (CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217
8.9.5.2 Modulation Register (MR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220
8.9.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
8.9.6.1 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
8.9.6.2 Progressive clock switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
8.9.6.3 Normal mode with frequency modulation . . . . . . . . . . . . . . . . . . . . . . .222
8.9.6.4 Powerdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
8.9.6.5 1:1 mode (FMPLL0 only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
8.9.7 Recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
8.10 Clock Monitor Unit (CMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
8.10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
8.10.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .224
8.10.3 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
8.10.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .225
8.10.4.1 Crystal clock monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
8.10.4.2 PLL clock monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
8.10.4.3 Frequency meter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
8.10.5 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
8.10.5.1 Control Status Register (CMU_CSR) . . . . . . . . . . . . . . . . . . . . . . . . .228
8.10.5.2 Frequency Display Register (CMU_FDR) . . . . . . . . . . . . . . . . . . . . . .229
8.10.5.3 High Frequency Reference Register FMPLL0 (CMU_HFREFR) . . . .229
8.10.5.4 Low Frequency Reference Register FMPLL0 (CMU_LFREFR) . . . . .230
8.10.5.5 Interrupt Status Register (CMU_ISR) . . . . . . . . . . . . . . . . . . . . . . . . .230
8.10.5.6 Measurement Duration Register (CMU_MDR) . . . . . . . . . . . . . . . . . .231
Chapter 9
Configurable Enhanced Modular IO Subsystem (eMIOS200)
9.1 Device-specific information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
9.1.1 Unsupported features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
9.1.2 Device-specific configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .233
9.1.3 eMIOS clocking configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
9.1.4 MPC5606S family comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
9.1.5 Channel Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
9.1.6 Unified Channel block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
9.1.6.1 Channel mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .236
9.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .237