MPC5606S Microcontroller Reference Manual, Rev. 7
Freescale Semiconductor 11
12.3.4.27 PDI Status Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .383
12.3.4.28 Parameter Error Status (PARR_ERR) register . . . . . . . . . . . . . . . . .384
12.3.4.29 Mask PARR_ERR Status register . . . . . . . . . . . . . . . . . . . . . . . . . .387
12.3.4.30 THRESHOLD_INP_BUF_1 Register . . . . . . . . . . . . . . . . . . . . . . . .389
12.3.4.31 THRESHOLD_INP_BUF_2 Register . . . . . . . . . . . . . . . . . . . . . . . .389
12.3.4.32 LUMA Component Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .390
12.3.4.33 Red Chroma Components . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .391
12.3.4.34 Green Chroma Component Register . . . . . . . . . . . . . . . . . . . . . . . .391
12.3.4.35 Blue Chroma Component Register . . . . . . . . . . . . . . . . . . . . . . . . . .392
12.3.4.36 CRC_POS Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .393
12.3.4.37 FG0_FCOLOR Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .393
12.3.4.38 FG0_bcolor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .394
12.3.4.39 Global Protection Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .395
12.3.4.40 Soft Lock Bit Register L0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .396
12.3.4.41 Soft Lock Bit Register L1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .397
12.3.4.42 Soft Lock DISP_SIZE Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .399
12.3.4.43 Soft Lock HSYNC/VSYNC PARA Register . . . . . . . . . . . . . . . . . . . .400
12.3.4.44 Soft Lock POL Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
12.3.4.45 Soft Lock L0_TRANSP Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
12.3.4.46 Soft Lock L1_TRANSP Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
12.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .403
12.4.1 Graphic sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .403
12.4.2 TFT LCD panel configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .404
12.4.3 DCU mode selection and background color . . . . . . . . . . . . . . . . . . . . . . . . . . .406
12.4.4 Proper sequence for enabling and disabling the DCU . . . . . . . . . . . . . . . . . . .406
12.4.5 Layer configuration and blending . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
12.4.5.1 Blending priority of layers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
12.4.5.2 Control Descriptors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .410
12.4.5.3 Layer size and positioning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .410
12.4.5.4 Graphics and data format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .411
12.4.5.5 Alpha and Chroma-key blending . . . . . . . . . . . . . . . . . . . . . . . . . . . .413
12.4.5.6 Transparency mode and blending . . . . . . . . . . . . . . . . . . . . . . . . . . .420
12.4.5.7 Luminance mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .423
12.4.5.8 Tile mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .423
12.4.6 Hardware cursor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .424
12.4.7 CLUT/Tile RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426
12.4.8 Gamma correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .427
12.5 Timing, error and interrupt management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .427
12.5.1 Synchronizing to panel frame rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .428
12.5.2 Managing the DCU FIFOs and DMA activity . . . . . . . . . . . . . . . . . . . . . . . . . .428
12.5.3 Error detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .430
12.5.4 Interrupt generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .430
12.6 Register protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
12.6.1 Operation of scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431
12.6.2 List of protected registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .432
To Next Page
Loading...
