Contents RM0046
22/936 Doc ID 16912 Rev 5
36.6 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 856
36.7 Memory map and registers description . . . . . . . . . . . . . . . . . . . . . . . . . 857
36.8 Interrupts and Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857
36.9 Debug support overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
36.9.1 Software Debug Facilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
36.9.2 Additional Debug Facilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
36.9.3 Hardware Debug Facilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
36.9.4 Sharing Debug Resources by Software/Hardware . . . . . . . . . . . . . . . 859
36.10 Software Debug Events and Exceptions . . . . . . . . . . . . . . . . . . . . . . . . 861
36.10.1 Instruction Address Compare Event . . . . . . . . . . . . . . . . . . . . . . . . . . 862
36.10.2 Data Address Compare Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
36.10.3 Linked Instruction Address and Data Address Compare Event . . . . . . 865
36.10.4 Trap Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
36.10.5 Branch Taken Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
36.10.6 Instruction Complete Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
36.10.7 Interrupt Taken Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
36.10.8 Critical Interrupt Taken Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . 867
36.10.9 Return Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867
36.10.10 Critical Return Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867
36.10.11 External Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867
36.10.12 Unconditional Debug Event . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 868
36.11 Debug Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 868
36.11.1 Debug Address and Value Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 868
36.11.2 Debug Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 869
36.11.3 Debug External Resource Control Register (DBERC0) . . . . . . . . . . . . 882
36.12 External Debug Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 888
36.12.1 OnCE Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 888
36.12.2 JTAG/OnCE Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 891
36.12.3 OnCE Internal Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 891
36.12.4 OnCE Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 892
36.12.5 e200z0h OnCE Controller and Serial Interface . . . . . . . . . . . . . . . . . . 893
36.12.6 Access to Debug Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 901
36.12.7 Methods of Entering Debug Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 903
36.12.8 CPU Status and Control Scan Chain Register (CPUSCR) . . . . . . . . . 904
36.13 Watchpoint Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
36.14 Basic Steps for Enabling, Using, and Exiting External Debug Mode . . . 911
To Next Page
Loading...
