ST SPC560P34 - Page 25

RM0046 List of tables
Doc ID 16912 Rev 5 25/936
Table 49. Low-Power Peripheral Configuration Registers (ME_LP_PC0…7) Field Descriptions. . . 167
Table 50. Peripheral Control Registers (ME_PCTL0…143) Field Descriptions . . . . . . . . . . . . . . . . 168
Table 51. MC_ME Resource Control Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Table 52. MC_ME System Clock Selection Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
Table 53. MC_PCU Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
Table 54. MC_PCU Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
Table 55. Power Domain Status Register (PCU_PSTAT) Field Descriptions. . . . . . . . . . . . . . . . . . 186
Table 56. MC_RGM Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Table 57. MC_RGM Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
Table 58. Functional Event Status Register (RGM_FES) Field Descriptions . . . . . . . . . . . . . . . . . . 193
Table 59. Destructive Event Status Register (RGM_DES) Field Descriptions . . . . . . . . . . . . . . . . . 194
Table 60. Functional Event Reset Disable Register (RGM_FERD) Field Descriptions . . . . . . . . . . 196
Table 61. Destructive Event Reset Disable Register (RGM_DERD) Field Descriptions . . . . . . . . . 197
Table 62. Functional Event Alternate Request Register (RGM_FEAR) Field Descriptions . . . . . . . 198
Table 63. Functional Event Short Sequence Register (RGM_FESS) Field Descriptions . . . . . . . . . 199
Table 64. Functional Bidirectional Reset Enable Register (RGM_FBRE) Field Descriptions. . . . . . 201
Table 65. MC_RGM Reset Implications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
Table 66. MC_RGM Alternate Event Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Table 67. Interrupt sources available . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
Table 68. INTC memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Table 69. INTC_MCR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
Table 70. INTC_CPR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Table 71. INTC_IACKR field descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Table 72. INTC_SSCIR[0:7] field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Table 73. INTC_PSR0_3–INTC_PSR220–221 field descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Table 74. INTC Priority Select Register address offsets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Table 75. Interrupt vector table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Table 76. Order of ISR execution example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Table 77. SSCM memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
Table 78. STATUS allowed register accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
Table 79. STATUS field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
Table 80. MEMCONFIG field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Table 81. MEMCONFIG allowed register accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Table 82. ERROR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Table 83. ERROR allowed register accesses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Table 84. DEBUGPORT field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Table 85. Debug Status Port modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Table 86. DEBUGPORT allowed register accesses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Table 87. PWCMPH/L field descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Table 88. PWCMPH/L allowed register accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Table 89. SIUL signal properties . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
Table 90. SIUL memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
Table 91. MIDR1 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Table 92. MIDR2 field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Table 93. ISR field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Table 94. IRER field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Table 95. IREER field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
Table 96. IFEER field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
Table 97. IFER field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Table 98. PCR[0:71] field descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Table 99. PCR[n] reset value exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Table 100. PCR bit implementation by pad type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259