ST SPC560P34 - Page 34

List of figures RM0046
34/936 Doc ID 16912 Rev 5
List of figures
Figure 1. Electric power steering application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Figure 2. Airbag application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figure 3. Block diagram (SPC560P40 full-featured configuration) . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figure 4. 100-pin LQFP pinout – Full featured configuration (top view) . . . . . . . . . . . . . . . . . . . . . . 72
Figure 5. 100-pin LQFP pinout – Airbag configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Figure 6. 64-pin LQFP pinout – Full featured configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . 74
Figure 7. 64-pin LQFP pinout – Airbag configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Figure 8. CTU / ADC / FlexPWM / eTimer connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Figure 9. SPC560P40/34 system clock generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 10. SPC560P40/34 system clock distribution Part A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 11. SPC560P40/34 system clock distribution Part B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 12. RC Control register (RC_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 13. Crystal Oscillator Control register (OSC_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Figure 14. FMPLL block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Figure 15. Control Register (CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Figure 16. Modulation Register (MR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Figure 17. Progressive clock switching scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Figure 18. Frequency modulation depth spreads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Figure 19. SPC560P40/34CMU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 20. Control Status Register (CMU_0_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Figure 21. Frequency Display Register (CMU_0_FDR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Figure 22. High Frequency Reference register FMPLL_0 (CMU_0_HFREFR_A). . . . . . . . . . . . . . . 113
Figure 23. Low Frequency Reference Register FMPLL_0 (CMU_0_LFREFR_A). . . . . . . . . . . . . . . 114
Figure 24. Interrupt Status Register (CMU_0_ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Figure 25. Measurement Duration Register (CMU_0_MDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Figure 26. MC_CGM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Figure 27. Output Clock Enable Register (CGM_OC_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Figure 28. Output Clock Division Select Register (CGM_OCDS_SC) . . . . . . . . . . . . . . . . . . . . . . . . 124
Figure 29. System Clock Select Status Register (CGM_SC_SS) . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Figure 30. System Clock Divider Configuration Register (CGM_SC_DC0) . . . . . . . . . . . . . . . . . . . . 126
Figure 31. Auxiliary Clock 0 Select Control Register (CGM_AC0_SC) . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 32. Auxiliary Clock 0 Divider Configuration Register (CGM_AC0_DC0) . . . . . . . . . . . . . . . . 128
Figure 33. Auxiliary Clock 1 Select Control Register (CGM_AC1_SC) . . . . . . . . . . . . . . . . . . . . . . . 128
Figure 34. Auxiliary Clock 1 Divider Configuration Register (CGM_AC1_DC0) . . . . . . . . . . . . . . . . 129
Figure 35. Auxiliary Clock 2 Select Control Register (CGM_AC2_SC) . . . . . . . . . . . . . . . . . . . . . . . 130
Figure 36. Auxiliary Clock 2 Divider Configuration Register (CGM_AC2_DC0) . . . . . . . . . . . . . . . . 131
Figure 37. MC_CGM System Clock Generation Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Figure 38. MC_CGM Auxiliary Clock 0 Generation Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Figure 39. MC_CGM Auxiliary Clock 1 Generation Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Figure 40. MC_CGM Auxiliary Clock 2 Generation Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 41. MC_CGM Output Clock Multiplexer and PAD[22] Generation . . . . . . . . . . . . . . . . . . . . . 135
Figure 42. MC_ME Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure 43. Global Status Register (ME_GS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Figure 44. Mode Control Register (ME_MCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 45. Mode Enable Register (ME_ME) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 46. Interrupt Status Register (ME_IS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Figure 47. Interrupt Mask Register (ME_IM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Figure 48. Invalid Mode Transition Status Register (ME_IMTS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154