ST SPC560P34 - Page 40

List of figures RM0046
40/936 Doc ID 16912 Rev 5
Figure 309. Trigger Generator Sub-unit Input Selection Register (TGSISR) . . . . . . . . . . . . . . . . . . . . 621
Figure 310. Trigger Generator Sub-unit Control Register (TGSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 624
Figure 311. Trigger x Compare Register (TxCR, x = 0...7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624
Figure 312. TGS Counter Compare Register (TGSCCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
Figure 313. TGS Counter Reload Register (TGSCRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
Figure 314. Commands list control register 1 (CLCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626
Figure 315. Commands list control register 2 (CLCR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626
Figure 316. Trigger handler control register 1 (THCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627
Figure 317. Trigger handler control register 2 (THCR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
Figure 318. Commands list register x (x = 1,...,24) (CMS = 0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631
Figure 319. Commands list register x (x = 1,...,24) (CMS = 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631
Figure 320. FIFO DMA control register (FDCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 632
Figure 321. FIFO control register (FCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 633
Figure 322. FIFO threshold register (FTH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 634
Figure 323. FIFO status register (FST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635
Figure 324. FIFO Right aligned data x (x = 0,...,3) (FRx). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 636
Figure 325. FIFO signed Left aligned data x (x = 0,...,3) (FLx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637
Figure 326. Cross triggering unit error flag register (CTUEFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 637
Figure 327. Cross triggering unit interrupt flag register (CTUIFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 638
Figure 328. Cross triggering unit interrupt/DMA register (CTUIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 639
Figure 329. Control ON time register (COTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 640
Figure 330. Cross triggering unit control register (CTUCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641
Figure 331. Cross triggering unit digital filter (CTUDF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642
Figure 332. Cross triggering unit power control register (CTUPCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 642
Figure 333. PWM block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 645
Figure 334. PWM submodule block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 646
Figure 335. Counter Register (CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 651
Figure 336. Initial Count Register (INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 651
Figure 337. Control 2 Register (CTRL2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 652
Figure 338. Control 1 Register (CTRL1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 654
Figure 339. Value Register 0 (VAL0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656
Figure 340. Value Register 1 (VAL1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657
Figure 341. Value register 2 (VAL2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657
Figure 342. Value register 3 (VAL3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658
Figure 343. Value register 4 (VAL4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658
Figure 344. Value register 5 (VAL5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 659
Figure 345. Output Control register (OCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 659
Figure 346. Status register (STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660
Figure 347. Interrupt Enable register (INTEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 661
Figure 348. DMA Enable register (DMAEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 662
Figure 349. Output Trigger Control register (TCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 663
Figure 350. Fault Disable Mapping register (DISMAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 664
Figure 351. Deadtime Count Register 0 (DTCNT0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665
Figure 352. Deadtime Count register 1 (DTCNT1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665
Figure 353. Output Enable register (OUTEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665
Figure 354. Mask register (MASK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666
Figure 355. Software Controlled Output Register (SWCOUT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 667
Figure 356. Deadtime Source Select Register (DTSRCSEL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 668
Figure 357. Master Control Register (MCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670
Figure 358. Fault Control Register (FCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671
Figure 359. Fault Status Register (FSTS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672
Figure 360. Fault Filter Register (FFILT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 673