ST SPC560P34 - Page 42

List of figures RM0046
42/936 Doc ID 16912 Rev 5
Figure 413. Quadrature incremental position encoder. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 730
Figure 414. Triggered Count mode (length = 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 731
Figure 415. One-Shot mode (length = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 731
Figure 416. Pulse Output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 732
Figure 417. Variable PWM waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
Figure 418. Register protection module block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 737
Figure 419. Register protection memory diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 738
Figure 420. Soft Lock Bit Register (SLBRn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 740
Figure 421. Global Configuration Register (GCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 741
Figure 422. Change lock settings directly via area #4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 742
Figure 423. Change lock settings for 16-bit protected addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 743
Figure 424. Change lock settings for 32-bit protected addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 743
Figure 425. Change lock settings for mixed protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 744
Figure 426. Enable locking via mirror module space (area #3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 744
Figure 427. Enable locking for protected and unprotected addresses. . . . . . . . . . . . . . . . . . . . . . . . . 744
Figure 428. SWT Control Register (SWT_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 747
Figure 429. SWT Interrupt Register (SWT_IR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749
Figure 430. SWT Time-Out register (SWT_TO). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749
Figure 431. SWT Window register (SWT_WN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 750
Figure 432. SWT Service Register (SWT_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 751
Figure 433. SWT Counter Output register (SWT_CO). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 751
Figure 434. SWT Service Register (SWT_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 752
Figure 435. Fault Collection Unit (FCU) block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
Figure 436. FCU fault handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 756
Figure 437. Module Configuration Register (FCU_MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760
Figure 438. Fault Flag Register (FCU_FFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 762
Figure 439. Frozen Fault Flag Register (FCU_FFFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763
Figure 440. Fake Fault Generation Register (FCU_FFGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 764
Figure 441. Fault Enable Register (FCU_FER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 765
Figure 442. Key Register (FCU_KR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 766
Figure 443. Timeout Register (FCU_TR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 766
Figure 444. Timeout Enable Register (FCU_TER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767
Figure 445. Module State Register (FCU_MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767
Figure 446. MC State Register (FCU_MCSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 768
Figure 447. Frozen MC State Register (FCU_FMCSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 770
Figure 448. Functional block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 771
Figure 449. Finite state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 772
Figure 450. Dual rail coding example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 774
Figure 451. Time switching protocol example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 774
Figure 452. Bi-stable coding example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 775
Figure 453. NMI Status Flag Register (NSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 777
Figure 454. NMI Configuration Register (NCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 778
Figure 455. NMI pad diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 779
Figure 456. PIT block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 781
Figure 457. PIT Module Control Register (PITMCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 783
Figure 458. Timer Load Value Register n (LDVALn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 784
Figure 459. Current Timer Value register n (CVALn). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 785
Figure 460. Timer Control register n (TCTRLn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
Figure 461. Timer Flag register n (TFLGn) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787
Figure 462. Stopping and starting a timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 788
Figure 463. Modifying running timer period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 788
Figure 464. Dynamically setting a new load value. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 788